除法器簡介

最初除法器的原理是：
假 如Ａ是被除數，Ｂ是除數，Ａ為八位元，Ｂ為四位元；則我們一開始便以Ａ之最高四位元去減Ｂ，如果結果是正，那表示運算正確，除數 ＳＨＩＦＴ一位，即剛剛結果的 最高五位元，減去Ｂ，且商數最高位設為１，表示減去了１６Ｂ。 如果說剛剛所做的運算結果是負的，表示Ａ比１６Ｂ還小，所以我 們剛剛所做的運算是錯的，必須加回去，然後除數ＳＨＩＦＴ一位 ，即原先的Ａ最高五位元減去Ｂ，即Ａ－８Ｂ，商數最高位元設為 ０，如此類推下去即可求出所有的商，這種方法稱為 ＲＥＳＴＯＲＩＮＧ。 下圖就是這種類型除法器的流程圖!!

3/26 上課心得

PB(Push Button) : 按鈕
IDLE : 待機

學期階段實作與報告內容

1. 第一階段: 除法機 修改為 乘法機 之行為模式設計, Verilog 程式設計, 口試, 書面報告

2. 第二階段: 除法機 修改為 乘法機 之混合模式設計, Verilog 程式設計, 口試, 書面報告

3. 第三階段: 除法機 修改為 乘法機 之結構模式設計, Verilog 程式設計, 口試, 書面報告

第一次上課

新學期新希望．．

酉告～